19日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報 (A)

昭54-114973

⑤Int. Cl.² H 01 L 23/48 識別記号 匈日本分類

99(5) C 13

庁内整理番号 7357-5F ❸公開 昭和54年(1979)9月7日

発明の数 1 審査請求 未請求

(全 5 頁)

纽半導体装置

20特

願 昭53-21634

20出 願 日

頭 昭53(1978) 2 月28日

⑩発 明 者 阿部剛弓

川崎市幸区小向東芝町1 東京

芝浦電気株式会社トランジスタ 工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

邳代 理 人 弁理士 則近憲佑

外1名

明 細 書

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲
- (1). テーブ状絶縁性基板と、この基板上に復着された金属膜により形成されたインナーリードとそのリードの先端にパンプをもつて接続された半導体チンプから成る半導体装置に於いて、前記パンプが前記リードと同一材料の肉厚部分で形成されてなる事を特徴とする半導体装置。
- (2) パンプがインナーリードの先端を折り曲げて形成されてなる事を特徴とする前記等許請求範囲(1)の半導体装置。
 - 3. 発明の詳細な説明

本発明はフイルムキャリア方式による半導体チップのポンデング方式に関するものです。

一般にフイルムキャリア方式のポンデングは第 1 図に示す様にフイルム状の基板(1)にインナーリード(2)が固着形成され、これらフイルムをポンデング 機械により巻き取り送り込みながらインナーリード(2)のリード先端部に、半導体チップ(3)をフリ

ップチップによりポンデンクします。

とのフイルムキャリア方式は別名ミニモートとも言われ、従来のボンデング方式に比べ 時計, 電車さを小さく形成できる事を可能とし、時計, 電車コンピューター等に使用されるマルチチップを簡単に安価にフィイスボンデングする事を特徴とするものです。従つて今後とも接置の特性上、殺したのも、簡略化・廉価化に向つて改良が求められています。

とこで、上記のリードフレームは、第1図第3図に示す様に、フィルム状のフレキシブルな絶縁性性基板(4)例えば厚さ125μのポリイミドに、まず半導体チップ(3)を挿入するための孔部(5)を最大3m口程度を打ちぬきます。次にこれらの上から金属箱(6)を、例へばCu箱を30~35μの厚さで、ラミネートコーテングします。次にこのインナーリード(2)を形成し、そのインナーリードのさらに、このインナーリード金属箱の上をスズ(Sn)メン

キ層(7)数 4 で被服してあります。

一方、半導体チップ(3)は第2図(a)(b)に示す様に、 チップ表面の周囲を酸化硅素膜(8) (SiO₂) で優わ れた電値部から、Aと配線(9)により、電極を引き 出して来ると共に、これらの表面を約14のガラ ス膜似で覆い保護します。次にこのガラス保護膜 ll(1)の所定位置、(つまり、前記した孔部で突出し たリード先端の位置で)に、あけた孔から、Al 配線(9)の上にアルミニウム (Aℓ)(II)、スズ (Sn) あるいは金 (A u) Q3 等の金属を盛つて、リードと 接続するためのパンプ (Bumps) を形成してありま す。最後にとの半導体チップ(3)を第1回、第3回 の様にパルブ(1)(12)とスズメッキ層(7)との間で合金 化してインナーリード(2)に妥合されます。

この保護ガラス膜(10)はその内部に特性劣化となる 可能性のNa+ などがないこと、及びこれらを拡 散透過させない材料である必要があります。又、 エッチングにより容易に窓開きが可能で、下の電 **噬金属層(9)似が侵食されないエッチング液の選択** も必要です。カラス膜の生成は真空蒸滑法、スパ

ッタリング法、沈殿痨結法及びCVD法などでつく られます。真空蒸滑法では、パイレックスポロシ リケートガラスなどが用いられ、組成によりシリ コンに近似した熱膨張係数のものが得られます。 沈毅焼結法は 0.1 μ程度のガラス粉末を酢酸ェチ ル、イソプロピルアルコールの俱合液にほぜ合せ、 ウェハ上に歯布し、ガラス軟化温度で焼結します。 その他、CVD法のうち、反応温度の低い

 $SiH_4 + 20$, $\frac{200 - 400 \text{ c}}{}$ $SiO_2 + 2H_2 O \uparrow$

を用いれば、 A L の 電感が存在してもガラス膜の 生成が可能です。

パンプ(1) 02は平面にあるリードパターン(2)との 接着が容易になるように5~104の高さをもつ もので、一般にはAL 蒸滑あるいは半田デップに よつて形成します。チップの相互配線がAL の場 合はパデブもALOU が用いられます(第3図(a))だ 半田デップの場合は基板にAℓ電極の使用が不可 能で、他の金属(3)による多層配線電優が採用され ます。(第3図(b))

第3図(b)の半田パンプ(2)はスズ(Sn)あるいは金 (Ag)が使われます。又、下地の配線電極似には Cr-Ni:Ti-Ag-TiあるいはNi-Crの層などが使 われています。(9)はAL 電低です。

この様に、半導体チップ(3)にパンプを形成させる ためには通常のAL 電極(9)まで形成した集積回路 では付加価値の高い状態になつています。そのた めパンプ処理による収率のいかんによつてはパル ブ附着後の生産原価は非常に高いものとなつてし まり危険があります。特にAL 質値までのコスト の高い高集積高機能のチップ程、その傾向が強い です。さらに、多種類の被膜を使用するため、前 記しました様にAL層に対する選択条件や、SiOa 膜に対する選択条件、保護ガラス膜に対する選択 条件、半田に対する選択条件など、それぞれの膜 の間だで制限されるため。膜の材質を自由に選んでルギャスに安価なる半導体装置を提供するものであ 安価に製造する事には限度が有ります。

又、その製造過程も多くやはり高価になるばかり。 か、製造工程中で外部からの素子への影響が有り ます。このため一般のフェースダウンポンデング

では、リード側に電優被膜の突起を附着して、と れにペレットをポンデンクするペデスタル万式も 有ります。がミニモードの場合、ペレット(3)を基 板(1)にあけた孔部(5)に挿入して装値の大きさを少 さくするため、との1~3 == ロの小さな孔部(5) に 突き出た幅 1004、長さ3 m という小さなリードの 先端定位置に電極被膜の 5~10 μと云う突起を 正確に附着する事は非常に困難であります。又、 この場合に於ましても、リードの金属(6)(Cu) /C 対する選択条件という問題も有り、従来一般のべ デスタル方式に於きましてもペレット側になんら かの突起電極を形成してリード側のペデスタルと 合金化する方法がとられています。

本発明はこれらの欠点を簡単なる万法で除き、簡 略なるミニモードを得、これによつて従来に比べ ります。そのため本発明では、孔部(5)に突出たり - ド(2)の先端部をリードと同一材料をもつて肉厚 に形成し、これをパンプとして半導体ペレット(3) を接続します。(第1図 第4図)

特開昭54-114973 (3)

これによりミニモードの場合では上記の僚な半導 体ペレットへのパンプの形成まつたくは不用でAL 電極層(9)唯で良い結果が得られます。又、同一材 料でリード則にパンプを形成するので材料選択の 必要もなく、リードを形成すると同時に形成する 事も出きます。従いまして1~3~口の小さな孔 (5)を有する目標に向つて突起電道(Bumps)を蒸着 する事の困難性も徐かれます。

との場合、パンプを形成するには、フィルム状絶 これらの上からCu箱(6)をDepoあるいは電界メッ キなどで厚目に獲着し、このラミオートコーテン グ層に写真蝕刻を施し、インナーリードを形成す る時に、リードの先端を残して他の塩化第2鉄で エッチングする事により可能であります。又、以 をおつて半導体装置のポンデング第1、第4、第 5 凶で説明します。まず

(1) 接着剤付の125 # 厚ポリアミドフイルム (4)に3=口のデパイス孔(5)をあけ次にフィルムの 片面全面に C u 箱(6)を 3 0 ~ 3 5 μ の厚さでラミネ ートコーテングします。なを Cu 粨を Depした場 合には数百cでアニールすると良好です。次に塩 化第2鉄液を使用つて写真蝕刻法にて、とのCu 箱 で幅 50~100 μで長さ 3.5 mのデバイス孔(5) に 突き出たインナーリード(2)を形成します。この場 合は幅はチップ(3)のパンプ幅に等しく選び長さは 従来よりも200~500A程度長めに突出さす事が、 重要です。厚さは従来と変わりありません。(第 5 図(a))

- (2) 次に第5図(a)の様な型のツール(1)-(14)を用い リード(6)の先端部のみを 200~500μの幅で 90 に下方に折り曲げます。との場合ツール(I)の上型 の両側と下型でCu箱をしつかりとおさえると共 に、上型中央が数局の力で下まで降りて行きます。 下の実施例により説明する機械的な方法です。順 3× 下型凹部の幅は 1 ma 程度で、内側角部は 4.5° の円 径でラウンドペペルされています。上型中央のツ ールの幅は下型凹部の幅よりも、両側からリード 厚より少し大きな50μづつ細くなつています。
 - (3) 次に第5 図(b)の様な型のツール(I) (IS)を用い

て、リードの先端を更に内側に向つて90°に折り 曲げます。つまり第5図(a)の状態に対しては180° に折り曲げる事になります。更にCu箱が折曲げ 部分で内側が相互に圧滑する様に加圧します(第 4 図)。ととで特に重要な点は折り曲け部分での Cu箱相互の圧滑が完全に行なわれる事です。と れは、この部分に隙間が有ると後のAuメッキQB が入りとんで素子特性にバラッキが出るためです。 そのためこの場合、一旦リードの先端を180°に 折り曲けでから、さらに数り力で先端部を押圧し ます。ことでツール(1) (15)は凶の様に平らな上型の 中央に孔があけられています。下型にはこの孔に 向つて挿入するような突起が段階的に出ています。 この突起と次の平らな段階の間はラウンド又は斜 に傾斜させてなり、この側面で90°に曲つたリー ドの先端をすべらしながら、下の平な面に向つて 押圧し180°に折り曲げて行きます。最後は上型 と下型のこの平らな面でリードの先端部を挟みま す。従つてこの平らな面の先端が最終的な突き出 たリードの先端の位置とほぼ一致します。なを上

型、下型両方とも数量の押圧力で押してゆき最終 的に上下の平な面でリード全体をも挟む事になり ますので、前のウール(I) (14の皮階で全体にそつた lynu リードを矯正します。

(4) 次に折曲げ部を含むCu箔(6) 戯出部にNi メッキを 0.5~1 # 厚で施し、次にその土から A u メッキ46を1~3 4 厚でメッキします。

この場合Au メッキ(16)は折曲け部先端のみでも 充分で、これにより単価はさらに安くなります。 Auメッキ(16)厚は1 A以上あれば充分です。(第 4 🗷)

(5) 次に第4図の様に通常の半導体チップ(3)の A e 配線電電(9)とリードの折曲げバンプ部とを位 遺合せ し、熱圧滑か超音皮振動によつて接合しま す。この場合、A.草 電低(9)が合金化して導接しま /字町正 す。とれは従来一般の集積回路で行なわれるA.e. 電極にAu ワイヤーのポンデングと同じで良い特 性を得る事が可能です。

(6) 以後、レジンにて全体をキュテング又は人 モールドして装置を完成します。



特開昭54-114973(4)

以上の様に本発明によれば簡単なる方法で半導 体チップ鋼にパンプを形成せずにポンテングが可 能で、Au の様なものを半導体チップ側に使用せ ずにいられます。従つて装置の特性上にも良い効 果が得られる事は明らかです。

4. 図面の簡単な説明

第1凶は一般のミニモードのポンチング状態を 示した凶。

第2図(a)は従来のAℓパンプを形成した半導体 チップを示した凶で(b) 凶は半田パンプを示した凶

第3凶は従来方法によつて半導体チップをポン デングした凶です。

第 4 凶は本発明によつて半導体チップをポンデ

第 5 凶(a)(b) は本発明のリードフレーム先端にバ ンプ部を形成する工程を示した図です。

- (1) …フィルム状基板 (2) …インナーリード.
- (3)…半導体チップ
- (4) … ポリアミド
- (5) … 孔部
- (6) ··· C u 循

(7) ··· Sn メッキ層 (8) ··· SiO₂ (9) ··· A L qq,… ガラス保護膜 q1,1 … A L パンプ


(12) … 半田パンプ


(13) ··· N i - C r 唐 、 T i - A g - T i 層

14 … ツール(1)


05 ··· ツ - ル(1)

(7317) 代理人 弁理士 則 近 意 佑 (ほか1名)








(b)











(54) SEMICONDUCTOR DEVICE PRO ED WITH FILM BASE MATERIAL

(11) 3-295263 (A) (43) 26.12.1991 (19) JP


(21) Appl. No. 2-98009

(22) 13.4.1990 (71) IBIDEN CO LTD (72) YOJI YANAGAWA(3)

(51) Int. Cl⁵. H01L23/50,H01L21/60,H01L23/29

PURPOSE: To improve a semiconductor device in heat dissipating property and reliability of bonding connection by a method wherein a film base material located nearly at a center is reinforced with a reinforcing material.

CONSTITUTION: A reinforcing material 40 is provided in one piece to the side of a film base material 10 opposite to its side where an electronic component 30 is mounted. The reinforcing material 40 is larger than the inner leads 21 of the leads 20 in area and formed of a metal plate of copper or the like, and the joints of the inner leads 20 with bonding wires 31 are backed up with the reinforcing material 40 from its side opposite to the film base material 10. Furthermore, the reinforcing material 40 is provided with a cutout 42 formed by protruding the peripheral part of the reinforcing material 40 in contact with the film base material 10, a sealing resin 50 is formed on the cutout 42 in one piece, and the face of the reinforcing material 40 opposite to its side which faces the electronic component 30 is exposed out of the sealing resin



11: opening. 22: outer lead. 41: exposed surface. 100: semiconductor device

(54) MULTICHIP SEMICONDUCTOR DEVICE

(11) 3-295264 (A)

(43) 26.12.1991 (19) JP

(21) Appl. No. 2-96422


(22) 13.4.1990

(71) HITACHI LTD (72) TOSHIHARU ISHIDA(1)

(51) Int. Cl⁵. H01L25/065,H01L23/28,H01L25/07,H01L25/18

PURPOSE: To enable a multichip semiconductor device to be sealed up with resin by a method wherein a lowermost assembly frame is formed into a recessed box shaped frame provided with no opening, and an upper frame is formed into an open type frame provided with an opening.

CONSTITUTION: A lowermost assembly frame 1 formed of a glass epoxy board is mounted on a assembly jig taking advantage of pins provided to the assembly jig and assembly aligning holes 4 and 4' provided to the frame 1, and a TAB 8 is mounted thereon to align. Furthermore, a procedure in which an upper frame is placed thereon and a TAB 8 is mounted is successively repeated n times so as to constitute an n-stage laminate. Epoxy resin possessed of glass transition temperature of 140°C is injected through the surface of an upper frame and filled up to an outer lead connection terminal 2 of the uppermost frame. Moreover, an insulating lid 14 provided with an electrode pin 13 is mounted on a resin sealed part corresponding to the uppermost frame outer lead joined part and hermetically sealed up so as to improve the jointed part in pressing effect and moisture resistance.



(54) MULTICHIP SEMICONDUCTOR DEVICE

(11) 3-295265 (A)

(43) 26.12.1991 (19) JP

(21) Appl. No. 2-96423


(22) 13.4.1990

(71) HITACHI LTD (72) TOSHIHARU ISHIDA(1)

(51) Int. Cl⁵. H01L25/065,H01L25/07,H01L25/18

PURPOSE: To prevent the rise in temperature of a multichip semiconductor device by a method wherein heat released from a semiconductor element in operation is dissipated through a through-hole via a heat dissipating metallized plate or a radiating plate of each stage so as to keep an operating temperature at 100°C or below.

CONSTITUTION: A second assembly frame 1 is mounted on a film carrier semiconductor device, furthermore an assembly frame 1 is mounted thereon and so on to form an n-stage laminate. In succession, the laminated body is subjected to an interlayer connection process corresponding to materials, where connecting terminals 2 and 2', outer leads 9, and heat dissipating metallized plates 4 are connected together. The heat dissipating metallized plates 4 is formed of the same metal with the connecting terminals 2 and 2'. In this case, a solder-solder bonding is carried out. One side of a solder plated heat dissipating metal plate 13 is brought into contact with the surface of a potting sealing resin, and the other side is bonded to a heat dissipating metallized layer 4 formed on the rear of the assembly frame 1 in a solder solder-bonding manner, which is mounted on a printed wiring board 14. Heat released from a semiconductor element in operation is dissipated through the uppermost heat dissipating plate 13, or dissipated into the air from the assembly frame 1 via an outer lead or a heat dissipating metallized layer.





ī

;